|
如今在半导体工艺上,台积电一直十分激进,7nm EUV 工艺已经量产,5nm 马上就来,3nm 也不远了。, h, @7 I. U- E. l6 \; [; T, X6 W& Q
台积电 CEO 兼联席主席蔡力行 ( C.C. Wei ) 在投资者与分析师会议上透露,台积电的 N3 3nm 工艺技术研发非常顺利,已经有早期客户参与进来,与台积电一起进行技术定义,3nm 将在未来进一步深化台积电的领导地位。
K1 w# E4 R5 S' m1 l. V' P目前,3nm 工艺仍在早期研发阶段,台积电也没有给出任何技术细节,以及性能、功耗指标,比如相比 5nm 工艺能提升多少,只是说3nm 将是一个全新的工艺节点,而不是 5nm 的改进版。+ a# t) ? ?( i! [/ j0 Z0 C
台积电只是说,已经评估了 3nm 工艺所有可能的晶体管结构设计,并与客户一起得到了非常好的解决方案,具体规范正在进一步开发中,公司有信心满足大客户们的所有要求。
+ A( q: k% K6 ^) m- i; ^( k& l6 u三星此前曾披露,将在 3nm 工艺上采用基于纳米片 ( nano-sheet ) 的环绕式栅极 ( Gate-All-Around ) MBCFET 晶体管结构,工艺节点简称 3GAAE。
1 }: q- Z, @6 s) y8 j5 t0 R }3 F: h) S考虑到台积电必须在新工艺上保持足够的竞争力,而且强调过 3nm 是全新的,所以必然也会有新的架构、技术、材料等。+ ~ G- ?1 E, {
另外,台积电 5nm 工艺使用了 14 个 EUV 极紫外光刻层,3nm 上应该会使用更多,但仍可能继续保留 DUV 深紫外光刻技术,混合使用。
- o% ?3 R' |& u1 x: v# K( `% L
% Q, b: [7 h3 ~5 j# g1 T5 J
' \( ]8 P% H2 \来源:http://www.myzaker.com/article/5d38640432ce40e182000009/
$ `- r9 N' H, [/ q" ]# n+ I% h) {% B免责声明:如果侵犯了您的权益,请联系站长,我们会及时删除侵权内容,谢谢合作! |
本帖子中包含更多资源
您需要 登录 才可以下载或查看,没有账号?立即注册
×
|